香港理工大學（PolyU）物理及材料系系主任郝建華教授領軍的跨國團隊，於2026年8月正式發表劃時代的「二維異質結構穿隧場效電晶體」（Bi/InSe TFET），研究成果登刊於頂尖學術期刊《Science》。該元件以鉍（Bi）與硒化銦（InSe）超薄二維材料，利用脈衝雷射沉積法（PLD）精準堆疊製成，成功將常溫下的次閾值擺幅（SS）壓低至突破傳統互補金屬氧化物半導體（CMOS）的60 mV/decade物理極限，橫跨六個電流級距維持超低擺幅表現，運作電壓僅需160毫伏特，遠低於當前最先進 MOSFET 的800毫伏特。此突破不僅在實驗室層級證明「穿隧效應」可取代「熱電子發射」作為電晶體開關機制，更同步解決TFET長期以來輸出電流過低、難以驅動下游邏輯閘的工程瓶頸，在標準公分級矽基板上實現室溫運作，為AI晶片與高效能運算提供全新的底層架構基石。
這場看似單純的學術突破，實則折射出美中科技霸權角力下，香港學術機構「戰略模糊」的生存博弈，以及全球半導體產業面對摩爾定律逼近物理極限時的集體焦慮。
戰略貿易流向與供應鏈依賴度
HS 8542資料來源：UN Comtrade 聯合國商品貿易統計庫 · 全球市場規模 $5,800 億美元 / 年
若將此技術節點放入半導體產業的歷史長河觀察，其意義可比擬1947年貝爾實驗室發明點接觸電晶體，或2012年Geim與Novoselov將石墨烯材料工程化所引發的二維材料研究浪潮。在摩爾定律已實質放緩、傳統電晶體微縮逼近1奈米節點物理極限的當下，港理大團隊的穿隧元件等於為產業注入一條全新的延壽賽道。
面對這場二維穿隧電晶體的典範轉移前夕，各利害關係人應採取差異化行動策略：
01 起因觸發：港理大郝建華團隊於《Science》發表突破60 mV/decade物理極限的Bi/InSe二維穿隧電晶體
02 一階傳導：學術界與IRDS產業藍圖編纂委員會重新評估TFET的量產時程，催促相關IP與EDA工具開發
03 二階擴散：台積電、三星、Intel等晶圓代工巨擘啟動二維材料製程整合的可行性研究，PLD與CVD設備商迎來新訂單
04 三階外溢：AI晶片設計商（NVIDIA、AMD、寒武紀等）將「超低功耗」列為下一代產品核心賣名
05 宏觀終局：全球半導體供應鏈格局重塑，亞太學術聯盟（中港新）成為突破西方設備封鎖的另類戰略支點
跨事件因果網路圖譜 3 驗證節點
AI 驗證因果鏈條 · 可拖曳節點 · 點兩下開啟文章
AMD 175倍P/E豪賭：Helios能撬動NVIDIA帝國？
AMD Helios平台與MI450合計8GW部署規模，凸顯AI加速器正面臨功耗與電壓牆的結構性挑戰；港理大TFET將運作電壓從800mV壓至160mV、突破CMOS 60mV/decade物理極限，正是此一AI晶片功耗疆界競賽中的底層材料級突破，為AMD/NVIDIA等加速器架構演進提供新解方。
博通千億AI營收背後的晶片霸主爭奪戰
博通攜手Google打造TPU的ASIC路線正面臨AI半導體營收年增200%的爆發期，雙方合作逾十年的客製化晶片架構亟需底層電晶體革新；PolyU Bi/InSe二維穿隧電晶體以室溫運作與矽基相容特性，為下一代TPU等級ASIC提供繞過CMOS功耗瓶頸的替代開關機制。
川普怒批反AI資料中心民眾：阻擋者將淪為「倒退貧困」
全美70%民眾跨黨派反對AI資料中心進駐社區，核心癥結在能源消耗與電網承載力；TFET將元件操作電壓壓降至傳統MOSFET的五分之一，直接緩解AI推論叢集的每瓦運算效率壓力，成為回應「Let Data Reign」政治訴求與地方NIMBY反彈的關鍵硬體解方。
